llvm/test/MC/ARM/neon-absdiff-encoding.ll

   1 ; RUN: llc -show-mc-encoding -march=arm -mcpu=cortex-a8 -mattr=+neon < %s | FileCheck %s
   2
   3 declare <8 x i8>  @llvm.arm.neon.vabds.v8i8(<8 x i8>, <8 x i8>) nounwind readnone
   4 declare <4 x i16> @llvm.arm.neon.vabds.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
   5 declare <2 x i32> @llvm.arm.neon.vabds.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
   6
   7 ; CHECK: vabds_8xi8
   8 define <8 x i8> @vabds_8xi8(<8 x i8>* %A, <8 x i8>* %B) nounwind {
   9         %tmp1 = load <8 x i8>* %A
  10         %tmp2 = load <8 x i8>* %B
  11 ; CHECK: vabd.s8        d16, d16, d17           @ encoding: [0xa1,0x07,0x40,0xf2]
  12         %tmp3 = call <8 x i8> @llvm.arm.neon.vabds.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
  13         ret <8 x i8> %tmp3
  14 }
  15
  16 ; CHECK: vabds_4xi16
  17 define <4 x i16> @vabds_4xi16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
  18         %tmp1 = load <4 x i16>* %A
  19         %tmp2 = load <4 x i16>* %B
  20 ; CHECK: vabd.s16       d16, d16, d17   @ encoding: [0xa1,0x07,0x50,0xf2]
  21         %tmp3 = call <4 x i16> @llvm.arm.neon.vabds.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
  22         ret <4 x i16> %tmp3
  23 }
  24
  25 ; CHECK: vabds_2xi32
  26 define <2 x i32> @vabds_2xi32(<2 x i32>* %A, <2 x i32>* %B) nounwind {
  27         %tmp1 = load <2 x i32>* %A
  28         %tmp2 = load <2 x i32>* %B
  29 ; CHECK: vabd.s32       d16, d16, d17   @ encoding: [0xa1,0x07,0x60,0xf2]
  30         %tmp3 = call <2 x i32> @llvm.arm.neon.vabds.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
  31         ret <2 x i32> %tmp3
  32 }
  33
  34 declare <8 x i8>  @llvm.arm.neon.vabdu.v8i8(<8 x i8>, <8 x i8>) nounwind readnone
  35 declare <4 x i16> @llvm.arm.neon.vabdu.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
  36 declare <2 x i32> @llvm.arm.neon.vabdu.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
  37
  38 ; CHECK: vabdu_8xi8
  39 define <8 x i8> @vabdu_8xi8(<8 x i8>* %A, <8 x i8>* %B) nounwind {
  40         %tmp1 = load <8 x i8>* %A
  41         %tmp2 = load <8 x i8>* %B
  42 ; CHECK: vabd.u8        d16, d16, d17           @ encoding: [0xa1,0x07,0x40,0xf3]
  43         %tmp3 = call <8 x i8> @llvm.arm.neon.vabdu.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
  44         ret <8 x i8> %tmp3
  45 }
  46
  47 ; CHECK: vabdu_4xi16
  48 define <4 x i16> @vabdu_4xi16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
  49         %tmp1 = load <4 x i16>* %A
  50         %tmp2 = load <4 x i16>* %B
  51 ; CHECK: vabd.u16       d16, d16, d17   @ encoding: [0xa1,0x07,0x50,0xf3]
  52         %tmp3 = call <4 x i16> @llvm.arm.neon.vabdu.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
  53         ret <4 x i16> %tmp3
  54 }
  55
  56 ; CHECK: vabdu_2xi32
  57 define <2 x i32> @vabdu_2xi32(<2 x i32>* %A, <2 x i32>* %B) nounwind {
  58         %tmp1 = load <2 x i32>* %A
  59         %tmp2 = load <2 x i32>* %B
  60 ; CHECK: vabd.u32       d16, d16, d17   @ encoding: [0xa1,0x07,0x60,0xf3]
  61         %tmp3 = call <2 x i32> @llvm.arm.neon.vabdu.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
  62         ret <2 x i32> %tmp3
  63 }
  64
  65 declare <2 x float> @llvm.arm.neon.vabds.v2f32(<2 x float>, <2 x float>) nounwind readnone
  66
  67 ; CHECK: vabd_2xfloat
  68 define <2 x float> @vabd_2xfloat(<2 x float>* %A, <2 x float>* %B) nounwind {
  69         %tmp1 = load <2 x float>* %A
  70         %tmp2 = load <2 x float>* %B
  71 ; CHECK: vabd.f32       d16, d16, d17   @ encoding: [0xa1,0x0d,0x60,0xf3]
  72         %tmp3 = call <2 x float> @llvm.arm.neon.vabds.v2f32(<2 x float> %tmp1, <2 x float> %tmp2)
  73         ret <2 x float> %tmp3
  74 }
  75
  76 declare <16 x i8> @llvm.arm.neon.vabds.v16i8(<16 x i8>, <16 x i8>) nounwind readnone
  77 declare <8 x i16> @llvm.arm.neon.vabds.v8i16(<8 x i16>, <8 x i16>) nounwind readnone
  78 declare <4 x i32> @llvm.arm.neon.vabds.v4i32(<4 x i32>, <4 x i32>) nounwind readnone
  79
  80 ; CHECK: vabds_16xi8
  81 define <16 x i8> @vabds_16xi8(<16 x i8>* %A, <16 x i8>* %B) nounwind {
  82         %tmp1 = load <16 x i8>* %A
  83         %tmp2 = load <16 x i8>* %B
  84 ; CHECK: vabd.s8        q8, q8, q9              @ encoding: [0xe2,0x07,0x40,0xf2]
  85         %tmp3 = call <16 x i8> @llvm.arm.neon.vabds.v16i8(<16 x i8> %tmp1, <16 x i8> %tmp2)
  86         ret <16 x i8> %tmp3
  87 }
  88
  89 ; CHECK: vabds_8xi16
  90 define <8 x i16> @vabds_8xi16(<8 x i16>* %A, <8 x i16>* %B) nounwind {
  91         %tmp1 = load <8 x i16>* %A
  92         %tmp2 = load <8 x i16>* %B
  93 ; CHECK: vabd.s16       q8, q8, q9      @ encoding: [0xe2,0x07,0x50,0xf2]
  94         %tmp3 = call <8 x i16> @llvm.arm.neon.vabds.v8i16(<8 x i16> %tmp1, <8 x i16> %tmp2)
  95         ret <8 x i16> %tmp3
  96 }
  97
  98 ; CHECK: vabds_4xi32
  99 define <4 x i32> @vabds_4xi32(<4 x i32>* %A, <4 x i32>* %B) nounwind {
 100         %tmp1 = load <4 x i32>* %A
 101         %tmp2 = load <4 x i32>* %B
 102 ; CHECK: vabd.s32       q8, q8, q9      @ encoding: [0xe2,0x07,0x60,0xf2]
 103         %tmp3 = call <4 x i32> @llvm.arm.neon.vabds.v4i32(<4 x i32> %tmp1, <4 x i32> %tmp2)
 104         ret <4 x i32> %tmp3
 105 }
 106
 107 declare <16 x i8> @llvm.arm.neon.vabdu.v16i8(<16 x i8>, <16 x i8>) nounwind readnone
 108 declare <8 x i16> @llvm.arm.neon.vabdu.v8i16(<8 x i16>, <8 x i16>) nounwind readnone
 109 declare <4 x i32> @llvm.arm.neon.vabdu.v4i32(<4 x i32>, <4 x i32>) nounwind readnone
 110
 111 ; CHECK: vabdu_16xi8
 112 define <16 x i8> @vabdu_16xi8(<16 x i8>* %A, <16 x i8>* %B) nounwind {
 113         %tmp1 = load <16 x i8>* %A
 114         %tmp2 = load <16 x i8>* %B
 115 ; CHECK: vabd.u8        q8, q8, q9              @ encoding: [0xe2,0x07,0x40,0xf3]
 116         %tmp3 = call <16 x i8> @llvm.arm.neon.vabdu.v16i8(<16 x i8> %tmp1, <16 x i8> %tmp2)
 117         ret <16 x i8> %tmp3
 118 }
 119
 120 ; CHECK: vabdu_8xi16
 121 define <8 x i16> @vabdu_8xi16(<8 x i16>* %A, <8 x i16>* %B) nounwind {
 122         %tmp1 = load <8 x i16>* %A
 123         %tmp2 = load <8 x i16>* %B
 124 ; CHECK: vabd.u16       q8, q8, q9      @ encoding: [0xe2,0x07,0x50,0xf3]
 125         %tmp3 = call <8 x i16> @llvm.arm.neon.vabdu.v8i16(<8 x i16> %tmp1, <8 x i16> %tmp2)
 126         ret <8 x i16> %tmp3
 127 }
 128
 129 ; CHECK: vabdu_4xi32
 130 define <4 x i32> @vabdu_4xi32(<4 x i32>* %A, <4 x i32>* %B) nounwind {
 131         %tmp1 = load <4 x i32>* %A
 132         %tmp2 = load <4 x i32>* %B
 133 ; CHECK: vabd.u32       q8, q8, q9      @ encoding: [0xe2,0x07,0x60,0xf3]
 134         %tmp3 = call <4 x i32> @llvm.arm.neon.vabdu.v4i32(<4 x i32> %tmp1, <4 x i32> %tmp2)
 135         ret <4 x i32> %tmp3
 136 }
 137
 138 declare <4 x float> @llvm.arm.neon.vabds.v4f32(<4 x float>, <4 x float>) nounwind readnone
 139
 140 ; CHECK: vabd_4xfloat
 141 define <4 x float> @vabd_4xfloat(<4 x float>* %A, <4 x float>* %B) nounwind {
 142         %tmp1 = load <4 x float>* %A
 143         %tmp2 = load <4 x float>* %B
 144 ; CHECK: vabd.f32       q8, q8, q9      @ encoding: [0xe2,0x0d,0x60,0xf3]
 145         %tmp3 = call <4 x float> @llvm.arm.neon.vabds.v4f32(<4 x float> %tmp1, <4 x float> %tmp2)
 146         ret <4 x float> %tmp3
 147 }
 148
 149 ; CHECK: vabdls_8xi8
 150 define <8 x i16> @vabdls_8xi8(<8 x i8>* %A, <8 x i8>* %B) nounwind {
 151         %tmp1 = load <8 x i8>* %A
 152         %tmp2 = load <8 x i8>* %B
 153 ; CHECK: vabdl.s8       q8, d16, d17    @ encoding: [0xa1,0x07,0xc0,0xf2]
 154         %tmp3 = call <8 x i8> @llvm.arm.neon.vabds.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
 155         %tmp4 = zext <8 x i8> %tmp3 to <8 x i16>
 156         ret <8 x i16> %tmp4
 157 }
 158
 159 ; CHECK: vabdls_4xi16
 160 define <4 x i32> @vabdls_4xi16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
 161         %tmp1 = load <4 x i16>* %A
 162         %tmp2 = load <4 x i16>* %B
 163 ; CHECK: vabdl.s16      q8, d16, d17    @ encoding: [0xa1,0x07,0xd0,0xf2]
 164         %tmp3 = call <4 x i16> @llvm.arm.neon.vabds.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
 165         %tmp4 = zext <4 x i16> %tmp3 to <4 x i32>
 166         ret <4 x i32> %tmp4
 167 }
 168
 169 ; CHECK: vabdls_2xi32
 170 define <2 x i64> @vabdls_2xi32(<2 x i32>* %A, <2 x i32>* %B) nounwind {
 171         %tmp1 = load <2 x i32>* %A
 172         %tmp2 = load <2 x i32>* %B
 173 ; CHECK: vabdl.s32      q8, d16, d17    @ encoding: [0xa1,0x07,0xe0,0xf2]
 174         %tmp3 = call <2 x i32> @llvm.arm.neon.vabds.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
 175         %tmp4 = zext <2 x i32> %tmp3 to <2 x i64>
 176         ret <2 x i64> %tmp4
 177 }
 178
 179 ; CHECK: vabdlu_8xi8
 180 define <8 x i16> @vabdlu_8xi8(<8 x i8>* %A, <8 x i8>* %B) nounwind {
 181         %tmp1 = load <8 x i8>* %A
 182         %tmp2 = load <8 x i8>* %B
 183 ; CHECK: vabdl.u8       q8, d16, d17    @ encoding: [0xa1,0x07,0xc0,0xf3]
 184         %tmp3 = call <8 x i8> @llvm.arm.neon.vabdu.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
 185         %tmp4 = zext <8 x i8> %tmp3 to <8 x i16>
 186         ret <8 x i16> %tmp4
 187 }
 188
 189 ; CHECK: vabdlu_4xi16
 190 define <4 x i32> @vabdlu_4xi16(<4 x i16>* %A, <4 x i16>* %B) nounwind {
 191         %tmp1 = load <4 x i16>* %A
 192         %tmp2 = load <4 x i16>* %B
 193 ; CHECK: vabdl.u16      q8, d16, d17    @ encoding: [0xa1,0x07,0xd0,0xf3]
 194         %tmp3 = call <4 x i16> @llvm.arm.neon.vabdu.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
 195         %tmp4 = zext <4 x i16> %tmp3 to <4 x i32>
 196         ret <4 x i32> %tmp4
 197 }
 198
 199 ; CHECK: vabdlu_2xi3
 200 define <2 x i64> @vabdlu_2xi32(<2 x i32>* %A, <2 x i32>* %B) nounwind {
 201         %tmp1 = load <2 x i32>* %A
 202         %tmp2 = load <2 x i32>* %B
 203         %tmp3 = call <2 x i32> @llvm.arm.neon.vabdu.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
 204         %tmp4 = zext <2 x i32> %tmp3 to <2 x i64>
 205         ret <2 x i64> %tmp4
 206 }